Commande des signaux d’horloge

Afin d'optimiser la couverture de vos tests, assurez-vous de la testabilité des composants mémoire synchrones en fournissant une commande boundary-scan des signaux d'horloge. Prenez soin de vérifier si votre circuit de distribution d'horloge ne contient pas un PLL interne qui devrait alors être contourné. Pour obtenir d'autres conseils DFT, demandez dès aujourd'hui à recevoir un exemplaire de nos Directives DFT.