Normalisation de la programmation des PLD: IEEE 1532

Les circuits logiques programmables (PLD et FPGA) de la plupart des fabricants de circuits intégrés sont conformes à la spécification IEEE 1149.1 d'origine depuis de nombreuses années. Une telle conformité signifie que ces composants peuvent non seulement servir de ressources pour le test de la carte mais aussi être eux-mêmes programmés in-situ par un système boundary-scan. La situation s'est compliquée en raison de la grande diversité des algorithmes de programmation et des formats de données en usage parmi les différents fabricants et types de composants. En dépit de ce problème, IEEE 1149.1 est depuis longtemps la méthode privilégiée pour la programmation des PLD et FPGA.

Un extension de la norme 1149.1 a été développée autour l'an 2000 afin de normaliser la méthodologie de programmation de ces types de composants. Avec la spécification IEEE 1532, les composants conformes, quel que soit leur fabricant, peuvent être configurés (programmés), relus, effacés et vérifiés, individuellement ou simultanément. L'algorithme de programmation est décrit dans le fichier BSDL 1532. Les outils de programmation JTAG Technologies prennent en charge les composants compatibles IEEE 1532 et génèrent automatiquement les applications.